Açık kaynak radarı

Havuz

Takip ettiğimiz konularda yükselen açık kaynak projeler — yıldız ivmesi, gerçek geliştirme aktivitesi ve AI değerlendirmesiyle.

repo · sayfa 1 / 1

Sırala

Yıldız/gün (hız)Son gün (★/gün)Son hafta (★/gün)Son ay (★/gün)Toplam yıldız AI önem skoru Bana uyum Commit (28g)Yazar (28g)En yeni

Konu

Tümü AI / LLM18 Veri9 Geliştirici araçları13 Diğer3 SaaS altyapı13 Web11

Süz

Yalnız hareketli Yalnız analizli≥ 0 ≥ 100 ≥ 500 ≥ 2.000

Yalnız hareketli, son 28 günde commit almamış repoları gizler (yıldızı olan ama bırakılmış projeler). Commit sayısı henüz ölçülmemiş repolar da gizlenir.

EtiketTüm GitHub etiketleri — repo sahiplerinin koyduğu topic'lergöster

Sırala:

Etiketler yükleniyor…

Aktif fpga

1
al-nafisah/fpga-project-analyzer 26
See and review any Vivado / Zynq / PYNQ project: drill-down Vivado-style diagrams and clock-domain, constraint and overlay checks for AI cod
3,3/gün ort. +1 son gün +1,4 son 5g — commit Python 26 Eki 2026 güncellendi 2 gün önce
agent-skills cdc claude-code fpga pynq rtl verilog vhdl
26
2
mapleleavessssssss-wq/vivado-mcp 167
Vivado MCP server — 让 Claude Code / Cursor / Codex 驱动本地 FPGA 全流程。30 个精选工具、8 个证据驱动 Prompt、doctor 环境自检、GUI/Tcl/attach 会话，以及时序和 CRITICAL WARNIN
0,7/gün ort. +0 son gün +0,7 son 30g — commit Python 12 Mar 2026 güncellendi dün
claude eda fpga mcp vivado xilinx ai mcp-server
167
3
boldaxolotl/booley 23
The open-source Agentic Development Environment (ADE) for FPGA/ASIC work
0,3/gün ort. +0 son gün +0,4 son 21g — commit Python 18 Ağu 2026 güncellendi bugün
agentic-ai ai-agents asic claude-code codex docker eda electronic-design-automation
23
4
n57d30top/gemma4-on-FPGA 51
0,2/gün ort. +0 son gün +0,1 son 30g — commit Verilog 05 Nis 2026 güncellendi 05 Nis 2026
base-l2 edge-ai fpga gemma hdc kan kv260 llm
51
5
wupd1122/llama2.c-260k-rtl-fpga 23
A minimal RTL implementation of llama2.c stories260K forward inference on FPGA
0,1/gün ort. +0 son gün +0,1 son 30g — commit Verilog 12 May 2026 güncellendi 30 May 2026
fpga hardware-accelerator llama2 llm rtl transformer verilog vivado
23
6
tinycomputers/tiny-tpu 18
A TPU you can watch run - real SystemVerilog systolic array, compiled to WASM, visualized live in your browser.
0,1/gün ort. +0 son gün +0,1 son 30g — commit Astro 02 Haz 2026 güncellendi 5 gün önce
astro fpga machine-learning react rtl rtl-design simulation systolic-arrays
18
7
prasetyarobert205-jpg/codex-fpga-engineering-workflow 14
Evidence-driven multi-agent FPGA/SoC FPGA workflow for Codex: RTL, CDC/RDC, STA, verification, single-writer implementation, and independent
0,2/gün ort. +0 son gün +0,1 son 10g — commit PowerShell 24 Ağu 2026 güncellendi 27 Ağu 2026
ai-agents cdc codex eda fpga hardware-design multi-agent rtl
14
8
LNC0831/oh-my-fpga 23
Don't memorize 500 tools — describe the chip outcome you want. Open FPGA skill pack (timing closure, CDC audit, full flow, Zynq bring-up…) f
0,2/gün ort. +0 son gün +0 son 30g — commit JavaScript 05 Haz 2026 güncellendi 09 Haz 2026
ai claude claude-code eda fpga mcp skills synthpilot
23
9
simaanc/silica-eda 13
AI-native EDA environment: an MCP server that lets AI agents simulate, synthesize, lint, formally verify and place-and-route RTL
0,1/gün ort. +0 son gün +0 son 7g — commit Python 24 Haz 2026 güncellendi 2 gün önce
eda fpga hardware-verification mcp mcp-server rtl systemverilog verilog
13