Açık kaynak radarı

Havuz

Takip ettiğimiz konularda yükselen açık kaynak projeler — yıldız ivmesi, gerçek geliştirme aktivitesi ve AI değerlendirmesiyle.

repo · sayfa 1 / 1

Sırala

Yıldız/gün (hız)Son gün (★/gün)Son hafta (★/gün)Son ay (★/gün)Toplam yıldız AI önem skoru Bana uyum Commit (28g)Yazar (28g)En yeni

Konu

Tümü AI / LLM18 Veri9 Geliştirici araçları13 Diğer3 SaaS altyapı13 Web11

AI / LLM

Tümü ai-agents 5.831 llm 4.972 mcp 4.441 claude 2.860 anthropic 1.310 openai 1.009 rag 873 agents 813 prompt-engineering 807 image-generation 712 generative-ai 402 knowledge-graph 387 text-to-speech 301 semantic-search 217 speech-recognition 176 embeddings 155 vector-search 139 llmops 111

Süz

Yalnız hareketli Yalnız analizli≥ 0 ≥ 100 ≥ 500 ≥ 2.000

Yalnız hareketli, son 28 günde commit almamış repoları gizler (yıldızı olan ama bırakılmış projeler). Commit sayısı henüz ölçülmemiş repolar da gizlenir.

EtiketTüm GitHub etiketleri — repo sahiplerinin koyduğu topic'lergöster

Sırala:

Etiketler yükleniyor…

Aktif verilog

1
al-nafisah/fpga-project-analyzer 27
See and review any Vivado / Zynq / PYNQ project: drill-down Vivado-style diagrams and clock-domain, constraint and overlay checks for AI cod
1,9/gün ort. +0 son gün — commit Python 26 Eki 2026 güncellendi 8 gün önce
agent-skills cdc claude-code fpga pynq rtl verilog vhdl
27
2
boldaxolotl/booley 25
The open-source Agentic Development Environment (ADE) for FPGA/ASIC work
0,3/gün ort. +0 son gün — commit Python 18 Ağu 2026 güncellendi dün
agentic-ai ai-agents asic claude-code codex docker eda electronic-design-automation
25
3
zhongkaiyu/ChipMATE 37
Multi-agent inference framework for RTL generation. A Verilog agent and a Python reference-model agent independently propose implementations
0,2/gün ort. +0 son gün — commit Python 12 May 2026 güncellendi 27 Tem 2026
code-generation cross-verification eda llm multi-agent rtl verilog chipmate
37
4
wupd1122/llama2.c-260k-rtl-fpga 23
A minimal RTL implementation of llama2.c stories260K forward inference on FPGA
0,1/gün ort. +0 son gün — commit Verilog 12 May 2026 güncellendi 30 May 2026
fpga hardware-accelerator llama2 llm rtl transformer verilog vivado
23