Açık kaynak radarı

Havuz

Takip ettiğimiz konularda yükselen açık kaynak projeler — yıldız ivmesi, gerçek geliştirme aktivitesi ve AI değerlendirmesiyle.

repo · sayfa 1 / 1

Sırala

Yıldız/gün (hız)Son gün (★/gün)Son hafta (★/gün)Son ay (★/gün)Toplam yıldız AI önem skoru Bana uyum Commit (28g)Yazar (28g)En yeni

Konu

Tümü AI / LLM18 Veri9 Geliştirici araçları13 Diğer3 SaaS altyapı13 Web11

AI / LLM

Tümü ai-agents 5.831 llm 4.970 mcp 4.441 claude 2.858 anthropic 1.309 openai 1.007 rag 874 agents 813 prompt-engineering 807 image-generation 712 generative-ai 400 knowledge-graph 388 text-to-speech 301 semantic-search 217 speech-recognition 176 embeddings 155 vector-search 139 llmops 112

Süz

Yalnız hareketli Yalnız analizli≥ 0 ≥ 100 ≥ 500 ≥ 2.000

Yalnız hareketli, son 28 günde commit almamış repoları gizler (yıldızı olan ama bırakılmış projeler). Commit sayısı henüz ölçülmemiş repolar da gizlenir.

EtiketTüm GitHub etiketleri — repo sahiplerinin koyduğu topic'lergöster

Sırala:

Etiketler yükleniyor…

Aktif verilog

1
al-nafisah/fpga-project-analyzer 27
See and review any Vivado / Zynq / PYNQ project: drill-down Vivado-style diagrams and clock-domain, constraint and overlay checks for AI cod
1,9/gün ort. +0 son gün — commit Python 26 Eki 2026 güncellendi 8 gün önce
agent-skills cdc claude-code fpga pynq rtl verilog vhdl
27
2
RuihongY/verdi_bridge 22
Connect AI agents to a live Synopsys Verdi session through MCP: waveforms, signal values, driver tracing, and RTL source.
0,8/gün ort. +0 son gün — commit Python 13 Eki 2026 güncellendi 25 gün önce
eda hardware-verification mcp rtl verdi verilog asic-design mcp-server
22
3
mapleleavessssssss-wq/vivado-mcp 172
Vivado MCP server — 让 Claude Code / Cursor / Codex 驱动本地 FPGA 全流程。30 个精选工具、8 个证据驱动 Prompt、doctor 环境自检、GUI/Tcl/attach 会话，以及时序和 CRITICAL WARNIN
0,7/gün ort. +0 son gün — commit Python 12 Mar 2026 güncellendi 7 gün önce
claude eda fpga mcp vivado xilinx ai mcp-server
172
4
vibeic/vibe-ic 32
AI-native IC design plugin with MCP-EDA — from natural-language intent to verified silicon.
0,2/gün ort. +0 son gün — commit Python 13 Haz 2026 güncellendi bugün
ai-agents asic claude eda ic-design mcp openlane rtl
32
5
keplertech/naja-scope 22
MCP server for AI agents to explore SystemVerilog, Verilog and VHDL (beta) designs: trace connectivity, walk hierarchy, jump to source - wit
0,1/gün ort. +0 son gün — commit Python 12 Haz 2026 güncellendi dün
ai-agents eda mcp mcp-server systemverilog verilog vhdl
22
6
LNC0831/oh-my-fpga 23
Don't memorize 500 tools — describe the chip outcome you want. Open FPGA skill pack (timing closure, CDC audit, full flow, Zynq bring-up…) f
0,1/gün ort. +0 son gün — commit JavaScript 05 Haz 2026 güncellendi 09 Haz 2026
ai claude claude-code eda fpga mcp skills synthpilot
23
7
simaanc/silica-eda 13
AI-native EDA environment: an MCP server that lets AI agents simulate, synthesize, lint, formally verify and place-and-route RTL
0,1/gün ort. +0 son gün — commit Python 24 Haz 2026 güncellendi 8 gün önce
eda fpga hardware-verification mcp mcp-server rtl systemverilog verilog
13