Açık kaynak radarı

Havuz

Takip ettiğimiz konularda yükselen açık kaynak projeler — yıldız ivmesi, gerçek geliştirme aktivitesi ve AI değerlendirmesiyle.

repo · sayfa 1 / 1

Sırala

Yıldız/gün (hız)Son gün (★/gün)Son hafta (★/gün)Son ay (★/gün)Toplam yıldız AI önem skoru Bana uyum Commit (28g)Yazar (28g)En yeni

Konu

Tümü AI / LLM18 Veri9 Geliştirici araçları13 Diğer3 SaaS altyapı13 Web11

Süz

Yalnız hareketli Yalnız analizli≥ 0 ≥ 100 ≥ 500 ≥ 2.000

Yalnız hareketli, son 28 günde commit almamış repoları gizler (yıldızı olan ama bırakılmış projeler). Commit sayısı henüz ölçülmemiş repolar da gizlenir.

EtiketTüm GitHub etiketleri — repo sahiplerinin koyduğu topic'lergöster

Sırala:

Etiketler yükleniyor…

Aktif yosys

1
liujianyu20021122/RTL-ASS 55
Codex-first, vendor-neutral RTL coding and verification skill using open-source tools
0,9/gün ort. +0 son gün — commit Python 31 Ağu 2026 güncellendi 07 Eyl 2026
codex-skill formal-verification open-source rtl sta systemverilog verilog yosys
55
2
bjwanneng/veriflow-cc 55
VeriFlow-CC: A Claude Code-driven RTL design pipeline. Automates Chip-on-Chat from architecture to synthesis (iVerilog/Yosys) using a statef
0,3/gün ort. +0 son gün — commit Python 12 Nis 2026 güncellendi 29 gün önce
ai-agents chip-design claude-code-skill claude-code-skills degital-design digital eda-automator hdl
55
3
simaanc/silica-eda 13
AI-native EDA environment: an MCP server that lets AI agents simulate, synthesize, lint, formally verify and place-and-route RTL
0,1/gün ort. +0 son gün — commit Python 24 Haz 2026 güncellendi 2 gün önce
eda fpga hardware-verification mcp mcp-server rtl systemverilog verilog
13